IBIS作為一項電子工業(yè)聯(lián)盟(EIA)指定的行為模型規(guī)范標(biāo)準(zhǔn),是一種快速準(zhǔn)確的建模方法,是反映芯片驅(qū)動和接收電氣特性的一種國際標(biāo)準(zhǔn).非常適合做石英晶體振蕩器和串?dāng)_等高頻效應(yīng)的計算與仿真。

然而,IBIS實際上不是“模型”,而是模擬器將使用的數(shù)據(jù)來基于某些算法創(chuàng)建設(shè)備的行為模型.IBIS行為模型有時被稱為“IBIS文件”或“IBIS數(shù)據(jù)表”.IBIS文件最常用于高速板或系統(tǒng)的信號完整性仿真.

IBIS模型旨在用于系統(tǒng)板上的信號完整性分析.這些模型允許系統(tǒng)設(shè)計人員模擬并因此預(yù)見連接不同低電壓有源晶振設(shè)備的傳輸線中的基本信號完整性問題.可以通過模擬分析的潛在問題包括由于線路中的阻抗不匹配而從到達(dá)接收器的波反射回貼片晶振驅(qū)動器的能量的程度;相聲;地面和電源反彈;超調(diào);沖;和線路終端分析等.

例如,IBIS規(guī)范支持幾種類型的輸入和輸出,可以建模為三態(tài),開路集電極,漏極開路,I/O和ECL.第一步是識別設(shè)備上不同石英晶振類型的輸入和輸出,并確定存在多少緩沖設(shè)計.應(yīng)該注意,一個模型可用于表示IBIS文件中的多個輸入或輸出.但是,如果C_Comp和包參數(shù)不同,則需要單獨的模型.

R_Pin,L_Pin和C_Pin是每個引腳到緩沖器連接的電阻,電感和電容的電氣特性.R_Pkg,L_Pkg和C_Pkg是整個包的集總值.對于C_Comp參數(shù),最大值列為最大值,最小值列為最小值.

IBIS模型配置了包裝的載荷和R/L/C值.Q-TechQT625的以下R/L/C如下所示：

這是硅芯片電容,不考慮封裝電容.這是從焊盤回到緩沖器時看到的電容.C_Comp是一個關(guān)鍵參數(shù),尤其適用于接收器輸入.C_Comp應(yīng)該具有每個不同角點的值,min,typ和max.C_Comp的最大值將在最大角落之下,最小值將在最小角落之下.

簡單地描述,IBIS模型是從被建模的設(shè)備獲取的DC(電流對電壓)和瞬態(tài)(電壓對時間)數(shù)據(jù)的集合.可以通過實驗室測量或通過模擬2520貼片晶振設(shè)備的SPICE模型來收集該數(shù)據(jù).一旦創(chuàng)建,EDA工具就可以使用IBIS模型來創(chuàng)建該設(shè)備的行為模型.行為建模過程是EDA工具專有的,并且基于IBIS模型本身包含的信息.

要在IBIS內(nèi)建模輸出緩沖器,DC和瞬態(tài)數(shù)據(jù)應(yīng)包括上拉曲線,下拉曲線,上升波形和下降波形.一旦通過SPICE仿真收集了這些數(shù)據(jù),它將被格式化并包含在IBIS模型中,表示正在建模的輸出緩沖區(qū).上拉和下拉曲線由輸出緩沖器的I/V特性分別定義為完全處于邏輯高狀態(tài)和邏輯低狀態(tài).

上升和下降波形數(shù)據(jù)描述了輸出緩沖器的V/t特性.斜坡輸入激勵用于將輸出驅(qū)動為邏輯高電平,用于上升波形,并將邏輯低電平驅(qū)動為下降波形.在每種情況下,收集電壓與時間的數(shù)據(jù).

1/5